Contadores 555

MODULO N017 CONTADORES UNIDAD: LOGICA SECUENCIAL TEMAS: Principio de Operación Contadores Prefijables Expansión de Contadores OBJETIVOS: Comprender la opera Diseñar contadores d Explicar el funcionam Entender la expansió OF13 lo next pase to de do ontadores conteo prefijables DESARROLLO DE TEMAS 1. Principio de Operación Un contador es básicamente un grupo de FF, conectados de una forma específica, que permite contar pulsos digitales provenientes de multivibradores y expresar dicho conteo en forma binaria.

A continuación se muestra el esquema básico de un contador. Observe que los FF D están conectados para operar como FFT, es ecir, como divisores de frecuencia (ver módulo 7). En este caso diferentes estados en una tabla: PULSO VALOR de 3 pulsos o de módulo 3 (MOD 3), en este caso el conteo será O, 1 y 2, al llegar a 3 (001 1 en binario), se generará un pulso de RESET muy rápido por lo que el valor 3 no podrá ser visto, este hecho revele un factor importante el máximo número que si podrá ser visto en las salidas, es uno menos el módulo del contador.

Aplicando el mismo principio, se puede entender la operación del resto de contadores. Finalmente observe que cuando se tiene un contador de módulo 10 es usual llamarlo contador BCD Decimal Codificado en Binario) el cual es muy usado cuando se trabaja con Decodificadores de 7 segmentos (ver módulo 4). 2. Contadores Prefijables Los contadores prefijables, son un tipo de contador, que además de la función principal de conteo, ofrecen la posibilidad de establecer el valor desde el cual se iniciará la cuenta.

Para tal propósito dichos contadores, disponen de N entradas adicionales (N es el número de salidas de conteo) y una línea extra denominada LOAD (carga), tal como se muestra en la siguiente figura: En cierta forma, un contador prefijable es la unión de un contador un registro de almacenamiento (ver módulo 8). Para cargar el valor inicial se coloca los niveles lógicos apropiados en las entradas PO a P3 y luego se da un pulso en la linea LOAD, luego de lo cual las salidas Q0 a Q3, toman el valor respectivo.

Esta funcionalidad es muy útil cuando se debe realizar conteos descendentes, en donde se debe establecer el valor desde el cual se empezará a disminuir hasta llegar a cero. 3. Ex 30F donde se debe establecer el valor desde el cual se empezará a disminuir hasta llegar a cero. 3. Expansión de Contadores En la mayoría de aplicaciones, un solo contador no es suficiente ara realizar un conteo específico de pulsos utilizando algún módulo determinado, en estos casos es necesaria la expansión de contadores o conexión en cascada de manera que se pueda alcanzar un conteo de más dígitos o bits.

Para lograr esto, algunos contadores incluyen una línea adicional qque puede ser identificada bajo el nombre de OVERFLOW o RIPPLE CLOCK, esta línea genera un pulso cuando el contador ha alcanzado el máximo conteo (ya sea en forma ascendente o descendente), dicho pulso puede ser utilizado como señal de reloj para otro contador, tal como se muestra en la siguiente figura: Como se aprecia, cuando el primer contador ha sobrepasado su conteo, emite un pulso que hará que el siguiente cambie su conteo en una cifra.

Esta configuración es muy común en sistemas para el conteo de eventos (objetos en una banda, revoluciones en ejes, etc. ) Comercialmente se dispone de dos contadores muy populares: el 74LS190 y el 74LS191, cuya distribución de pines se muestra a continuación: El 74LS190 es un contador MOD BCD, mientras que el 74LS191 es un contador MODI 6. Ambos contadores son prefijables para lo cual disponen de las líneas (PL, PO, Pl, P2, P3), pueden ser conectados en cascada por medio de la «nea RC (RIPPLE

CLOCK), además pueden realizar conteos en forma ascendente y descendente según la línea IJ / D (UP / DOWN) PAGF40F además pueden realizar conteos en forma ascendente y descendente según la línea U / D (UP / DOWN) esté en O o en 1 respectivamente, finalmente, disponen de una línea de pausa llamada CE (CLOCK ENABLE), que bloquea la señal de reloj congelando el conteo, cuando recibe un 1. EJERCICIOS 1. Analice, anote y compruebe el funcionamiento del circuito mostrado al final de este módulo 2.

Diseñe un temporizador de eventos de hasta 99 segundos que pueda ser programado y que indique el tiempo restante en dos isualizadores de 7 segmentos. Al finalizar el tiempo establecido se debe activar una sirena por medio de un relé, debe tener un pulsante de inicio y otro de paro. Utilizar dipswitchs para el ingreso de las unidades y decenas, dos 74LS1 90, un LM555 conectado como aestable con un período de 1 segundo y dos FF RS NAND (se sugiere revisar el ejercicio 2 del módulo 8) 3.

Se requiere desarrollar un sistema de control para una banda transportadora encargada del empaquetado de botellas, en la cual, cada 6 botellas se debe cambiar de posición una aleta controlada por una pistón neumatico sencillo, a fin de reorientar a salida de las 6 botellas siguientes. El diseño debe incluir el sensor que detectará las botellas el cual debe ser óptico (ver capitulo 9 del módulo de Electrónica General). Utilizar el 74LS191, el 74LS74 como FFT, y una electroválvula comandada por un transistor.

OBSERVACIONES PARA LA SIGUIENTE CLASE Realizar en hojas perforadas los ejercicios que falten o que el profesor indique Revisar los temas tr Revisar los temas tratados en este módulo Traer POR PERSONA los siguientes materiales: Multímetro Cable Multipar Pinza de Puntas Planas Tijera, Cuchilla o Pela-cables Fuente de +5V / la Punta Lógica se recuerda que los materiales EN ESPECIAL LA FUENTE DE ALIMENTACIÓN Y LA PUNTA LÓGICA, serán revisados antes de empezar la práctica, en caso de no disponer de los mismos o tenerlos incompletos se disminuirá la nota de la práctica de ese día de acuerdo al caso.

MODULO N018 en el resultado de un estado del sistema, se debe reestructurar todo el diseño El diseño puede resultar complejo y con un número considerable de circuiros integrados Debido a su complejidad, es más fácil cometer errores de conexión y por ende es más dificil su análisis en caso de fallas. La implementación tecnológica del concepto de memoria evolucionaria, por completo, el diseño de circuitos digitales utilizando la lógica cableada, dando origen a la llamada lógica programable.

En la lógica programable, cada estado o cada secuencia del circuito a diseñar, se encuentra almacenado dentro un dispositivo llamado memoria. Una memoria, en su forma más sencilla, es el resultado de agrupar un gran número de FF’s (unidad básica de almacenamiento de un bit), en un solo circuito integrado. Básicamente, una memoria, podría ser vista como un estante en la que cada separación guarda un cierto número de bits, tal como e muestra en la página siguiente. 7 OF Esta representación matri Oria, también puede de la casilla.

El dato almacenado en dicha casilla, es enviado a un registro de almacenamiento, para posteriormente ser utilizado por los circuitos externos. Si bien la representación lógica interna, nos provee mucha información acerca de la operación interna de una memoria, es más común la utilización de la representación lógica de la memoria, pero como un bloque funcional, tal como se muestra en la siguiente figura, en donde también se muestra el respectivo conjunto de líneas básicas para operar la memoria:

Bus de Direcciones: Por intermedio de este bus o grupo de líneas, se generan las direcciones que apuntan hacia cualquier posición de memoria Bus de Datos: el contenido de cada una de las casillas de la memoria, puede ser extraído o alterado por medio de estas tres lineas, por tal motivo estas líneas son bidireccionales o TRI-STATE (tres estados), ya que para una operación de lectura actúan como salidas y para una operación de escritura actúan como entradas.

CD (Chip Select: Selección de Integrado): En sistemas complejos es normal la utilización de varias memorias, por lo que a fin de vitar posibles corto circuitos, se requiere una línea de selección que bloquee o habilite a un dispositivo especifico. Esta es la función de esta línea, que cuando está en estado lógico O habilita todas las funciones internas de la memoria.

WE (Write Enable: Habilitador de Escritura): Mediante esta línea se indica a la memoria el tipo de operación a realizarse: «0» indica una operación de escritura por lo que el bus d 80F memoria el tipo de operación a realizarse: «0» indica una operación de escritura por lo que el bus de datos actúa como entrada, en cambio «1» indica una operación de escritura por lo ue el bus de datos actúa como salidas.

Las memorias también pueden ser clasificadas en varias familias de dispositivos con características unicas, sin embargo, a grandes rasgos, las memorias se clasifican en memorias RAM y ROM, mientras que se analizan a continuación: 2. Memorias RAM Las memorias RAM (Random Access Memory: Memoria de Acceso Aleatorio), son memorias con tiempos de lectura y escritura muy cortos, es decir, son dispositivos de fácil lectura y escritura, y capaces de trabajar a altas velocidades, por lo que son ampliamente utilizados en aplicaciones tales como: captura de atos desde conversores analógicos, transferencia de datos en sistemas microprocesados, etc.

Sin embargo su principal desventaja en que son dispositivos volátiles, es decir, solo pueden retener la información grabada en sus casillas mientras el chip este recibiendo alimentación, caso contratio, dicha información es alterada y el estado en el que empiecen las casillas es desconocido. Las memorias RAM se clasifican a su vez en memorias SRAM (Static RAM: RAM Estática) y memorias DRAM (Dynamic RAM: RAM Dinámica) Las SRAM se caracterizan por ser memorias muy rápidas, sin mbargo su costo es elevado y su capacidad de almacenamiento es reducida.

Su unidad de almacenamiento básica es el FLIP-FLOP, La DRAM por otra parte no son tan rápidas como de almacenamiento básica es el FLIP-FLOP, La DRAM por otra parte no son tan rápidas como las SRAM, pero compensan esta desventaja elevando el factor de almacenamiento hasta 10 veces el de una SRAM. Su unidad de almacenamiento es un condensador, por lo que constantemente requieren un sistema adicional que este recargando a los condensadores internos, de aquí el nombre de RAM dinámica. Por simplicidad se analizará solo las memorias SRAM.

A ontinuación se muestra la estructura interna genérica de este dispositivo: Observe que las casillas están organizadas en forma de una matriz, la razón de esto es la de disminuir el número de salidas necesarias del decodificador. Como ejemplo una memoria de 4kbytes (4096 casillas cada una de ocho bits) necesitaría un decodificador de 12 a 4096, sin embargo si se utiliza el esquema de matriz se podría utilizar dos decodificadores de 6 a 64. A continuación se presenta la distribución de pines y la tabla de verdad de una memoria de 2kbytes x 8 bits (2048 casillas de 8 bits cada una): cs OR WE MODO x s Deshabilitado Hi-z 0 DF 13